Jazyky Verilog a SystemVerilog a jejich užití při modelování a syntéze číslicových systémů Příručka - diskusia

Elektronická kniha Jazyky Verilog a SystemVerilog a jejich užití při modelování a syntéze číslicových systémů Příručka:Kniha seznamuje čtenáře s jazykem SystemVerilog a s jeho podmnožinou - s jazykem Verilog, které patří mezi jazyky HDL (Hardware Description Language). Je zaměřena především na syntézu modelů popsaných v těchto jazycích, s cílovými obvody FPGA, popř. ASIC. Verifikace je diskutována pouze v rozsahu potřebném pro základní ověření funkce modelů. Kniha obsahuje množství příkladů popisu základních číslicových obvodů v těchto jazycích.

viac informácií a parametrov